# Multichannel receiver for spread-spectrum signal - provides correlation of scanning values with code simulated in code control circuit

CADIICOMON NORMOCI	: DE4114058 (A1)		Also published as
Publication date:	1992-11-05		DE4114058 (C2)
Inventor(s):	WOLF MICHAEL DIPL ING [DE]; VOGEL DIE BROCKE KARL DIPL ING [DE]	ETMAR DIPL ING [DE];	
Applicant(s):	STANDARD ELEKTRIK LORENZ AG [DE]		
Classification:			
- international:	G01S1/00; G01S5/14; H04B1/707; G01S1/00 (IPC1-7): G01S5/02; H04J13/00; H04L27/00	; G01S5/14; H04B1/707;	
- European:	G01S1/00S2C6E; G01S1/00S2C6F; H04B1/	707	
Application number	: DE19914114058 19910430		
Priority number(s):	DE19914114058 19910430		
View INPADOC pate View list of citing de  Abstract of DE 41140	ocuments	Re	eport a data error here
Abstract of DE 41140: The receiver has a mix position, and a general values with a given per 30, 40, 50, 60) for receiver and for carrier secorrelation elements of value with the code signal and the code signal and the code signal with the code signal with carrier signal with carrier signal with carrier signal with carrier signal and carrier signal and carrier signal with carrier signal and	ocuments	Real Property of the Property	eport a data error here

## CLAIMS:

- 1. Multi-channel receiver for bind-spread signals also
- a mixer (13) to the conversion of the signal on an intermediate frequency position (ZF),
- a A/D transducer (14) to the generation of a quantize sequence of samples with a sampling period Ts,
- a code automatic control loop to the recovery of n PRN code from the quantize signal,
- an inertial automatic control loop to the recovery of n carrier signals, whereby quadrature components Iout, Qout (64) develop,
- an integration level (80) to the processing of the quadrature components Iout, Qout (64),
- a signal processor (90) to the calculation of correction values for the code automatic control loop and for the inertial automatic control loop,
- a clock frequency generator to the generation of different clock frequencies,
- characterised in that the correlation of each sample with copied the codes of all n of channels and the correlation of each sample with copied the carrier signals of all n of channels within the sampling period

Ts made, in the code automatic control loop, in the inertial automatic control loop, whereby the code automatic control loop a code correlator (20), a code generator (30) and a code NCO (40) (Numerical control Oscillator) and the inertial automatic control loop a frequency NCO generator (50) and a SIN/COS generator (60) contains.

- 2. Multi-channel receiver according to claim 1, characterised in that the integration level (80) out several accumulators (81), several demultiplexers (84), Counters (85) and Memories (86) exists.
- 3. Multi-channel receiver after one of of the preceding claims, characterised in that the code correlator (20), which becomes clocked with a clock frequency fos, which is a whole multiple one of the sampling frequency, the determination of the code phase error after the Dither loop principle works.
- 4. Multi-channel receiver after one of the preceding claims, characterized by a code NCO (40), which a first accumulator (41) contains, of the correction values Bi (92) stores and Clocksignale (36) for the addressing of a first Rome table (31) in the code generator (30) spends.
- 5. Multi-channel receiver after one of the preceding claims, characterized by a frequency NCO generator (50), which a second accumulator (51) contains, of the correction values Ai (91) stores and a word Ci (56) for the addressing of a second Rome table (61) in the SIN/COS generator (60) spends.
- 6. Multi-channel receiver according to claim 5, characterized by offset (71) in the second Rome table (61), by whom all values are nonnegative.
- 7. Multi-channel receivers according to claim 2, characterised in that the counters (85) for each channel only transfers from the accumulators (81) count.
- 8. Multi-channel receiver according to claim 2 or 7, characterised in that the content of the counters (85) with a smaller frequency than the sampling frequency in the memories (86) simultaneous stored becomes.
- 9. Multi-channel receiver with an accumulator after the claims 2, 4 or 5, characterised in that the accumulator from a summing up unit and a FIFO memory exists, whereby the output of the FIFO memory is one of the inputs of the summing up unit.
- 10. Multi-channel receiver for bind-spread signals after one of the preceding claims, characterised in that it both signals from transmitters of a government inspection department navigation system and signals from transmitters of a GLONASS navigation system received and to work on can, as the codes of both navigation systems in the first Rome table (31) are picked out stored and from it.

## **DESCRIPTION:**

The invention proceeds from a receiver for bind-spread signals. Volume-spread signals are signals, is encoded with which a high frequency carrier with a pseudostatistical code (subsequent PRN code mentioned). This code for spectrum spreading is modulated with a modulation signal, which serves for the data transmission. The modulation signal is frequent likewise a digital signal. In this case thus a first digital signal - the PRN code - is superimposed to the data transmission another digital signal. The clock frequency for the two digital signals is generally very different.

Receivers for bind-spread signals must be so designed that they can take up the signals which can be received also if these strong noisy are or go down even in noises. The received signal becomes demodulate, as the modulated bind-spread signal in the receiver with temporal koinzidenten reproductions of the carrier signal and the PRN code becomes multiplied.

The reproduction of the carrier signal and the PRN code happens in narrow-band control loops, around as few a noises as possible at obtained.

From the DE 31 31 185 A1 a receiver for pseudo random phasemodulated signals is known, are provided with whom a combined code and inertial phase correction. Is assumed there is a fixed connection between the clock frequency of the pseudo coincidence sequence and the carrier frequency on the receipt side.

Systems, become used with which bind-spread signals, are for example the government inspection department navigation system and the GLONASS navigation system.

From the phase shifts between the received signals of at least four transmitters and the stored PRN codes of these transmitters on the one hand the common system time and on the other hand the position of the receiver can become highly exact certain.

The reception of several satellite signals a receiver can become used, who receives n of channels simultaneous, as the hardware becomes constructed n times. With this type of receivers the control loops remain locked, after the signal was akquiriert. It takes place a continuous tracking of the signals of all channels, why no signal losses in the receiver arise. The disadvantage of this receiver lies in the expensive and cost-intensive hardware. In addition error results from deviations of the receiving channels different as identical assumed components. Subsequent one becomes this type of receiver "parallel receiver" mentioned.

A simple one and an inexpensive possibility to receive several channels at an unique hardware expenditure consist of receiving the signals of several satellites sequentially with a single-channel receiver. This receiver receives a particular time the signal of a satellite, switches however then to the next satellite signal, which must be akquiriert new, while the old signal is lost.

The prolonged acquisition time because of the slow control of the narrow-band control loops and thus connected deterioration of the measurement results become avoided, by one "barrel CAN" - receiver begins. This type of receiver switches with a larger Umschaltfrequenz between the signals of the single satellites, when the bandwidth of the control loops amounts to. Thus the control loops for the code signal and for the carrier signal remain always locked, although one of n channels receives to the total time only for n-tel its reception signal.

In particular with a receiver with digital signal processing it is possible, the digital values for each received channel, on which at any time fast accessed can become to store in a memory. Requires the use of Multiplexern and a digital signal processor. All receiver portions, realized up to the means for the signal receipt and for the Herabmischung into an intermediate frequency position, are in digital manner.

Such a receiver for the government inspection department navigation system is 4,841,544 known from US.

It becomes therein a receiver described, who contains for all channels common, analogue receiver portion. The subsequent digital signal processing circuits work as single-channel sequential receiver or

prefered after "barrel CAN" - principle, whereby the digital signals of each channel in the memory become stored.

The disadvantage of this receiver lies into that, in the comparison to the parallel receiver, degraded signal/noise ratios for each single received channel. This results from the fact that becomes processed with n received channels only each nth time slot in a channel. Thus signal losses result.

Object of the invention is it to indicate a multi-channel receiver for bind-spread signals become reduced with whom the signal losses for each received channel.

The solution of this object made with a multi-channel receiver after the teaching of the principal claim. Other embodiments of the invention are to be taken from the Unteransprüchen.

The advantages of the multi-channel receiver according to invention lie in the fact that compared with an a channel receiver several (n) channels will receive simultaneous without large additional hardware expenditure. The signal quality corresponds against it to the quality of a parallel receiver. That results from a Oversamplingverfahren, with which each sample in the multiplexing with n PRN code and with n carrier signals (the corresponding n channels) becomes correlated and mixed, before the next sample is present. For each channel a measurement value is therefore present after each sample, whereby those are improved signal/noise ratios compared with a sequential receiver.

An other advantage of the receiver according to invention exists in the fact that it can become used as receivers for signals of the government inspection department navigation system and the GLONASS navigation system.

An embodiment of the invention becomes more near explained on the basis the designs described and. Show:

- Fig. 1 simplified block diagram of a receiver for bind-spread signals,
- Fig. 2 block diagram of the code correlator,
- Fig. 3 block diagram of the code generator,
- Fig. 4 block diagram of the code NCO,
- Fig. 5 block diagram of the frequency correlator,
- Fig. 6 block diagram of the SIN/COS generator,
- Fig. 7 structure of the second Rome table,
- Fig. 8 block diagram of the integration level.

In Fig. 1 is a simplified block diagram of a receiver according to invention shown. The signal coming from an antenna 11 arrives over a conditioning unit 12 at a mixer 13, where a conversion of the signal to an intermediate frequency position made. The ZF-signal becomes then in a A/D transducer 14 quantize and with a sampling frequency telex scanned.

In the ZF-part the receiver with or without branch of quadrature can become realized. Accordingly either two branches of signal (i and Q-portion) or only one branch of signal are present for digital subsequent treatment. Two branches assumed become exemplary with the description.

In order to accomplish the processing of the signal in n channels, without developing the hardware n times, the sample in a Latch becomes 15 during the time Ts (sampling period) latched. In this time the sample becomes mixed after the Oversamplingverfahren with all n codes and with all n carrier signals, before the next sample becomes latched.

The mixtures take place in a code automatic control loop, a code correlator the 20, a code generator 30 and a code NCO 40 contain and in an inertial automatic control loop, which contains a frequency NCO generator 50 and a SIN/COS generator 60. The frequency NCO generator and the SIN/COS generator form together the frequency correlator 110.

After the mixtures the quadrature components Iout, Qout are available. These become in an integration level 80 processed, before they arrive at a digital signal processor 90, from it the correction values Ai 91 for the inertial automatic control loop and correction values Bi 92 for the code automatic control loop calculated. An additional unit 100 the generated different, necessary clock frequencies for the different units.

In the following the operation of the multi-channel receiver according to invention becomes more near explained; the PRN code becomes thereby subsequent only code mentioned.

The Entspreizung of the bind-spread signal the signal in a code correlator becomes 20 serial mixed temporal kanalweise with n code in the time Ts and. Fig. 2 shows the structure of a code correlator. The code correlator works after the Dither loop principle, necessary with which signals from a Early and a Late branch are to the determination of the code phase error. Early and Late code can become at a shift register 21 tapped. A multiplexer 22 selects the desired code chip.

With a Oversamplingtaktfrequenz fos, which is larger n times as the sampling frequency telex, becomes the stored sample with a code chip of a first channel multiplied. With a quantization of 1 bit the multiplying unit can become 23 by a EXOR gate realized. After the Oversamplingperiode Tos = 1/fos the made multiplication of the stored sample with a code chip of the next channel. After the time n. Tos is again the first channel at the series. Since however in this time a new sample is present, the code chip for the first channel with the new sample becomes multiplied. By the code correlator the received signals become compressed on the bandwidth, which they had before code spreading.

The generation of the code chips for the n of channels made in the code generator 30 and becomes on the basis Fig. 3 explained.

The codes of all satellites which can be received are in a first Rome table 31 stored. The first ROM table contains both the first codes for satellites the government inspection department navigation system, and the code for satellites of the GLONASS navigation system. During the addressing of the first Rome table the choice of the navigation system is met. The addressing of the first Rome table 31 an address for the code number and a second address for the code chip generated must become. The generation of address for the code number made with a multiplexer 32. With the clock frequency fos the multiplexer 32 selects the address from one the n memory 33 with the addresses of the code numbers of the satellites, which will receive current.

The generation of address for the code chip made with a loadable counter 34 and a location counter FIFO memory 35, which become clocked with the clock frequency fos.

During a Oversamplingperiode Tos the address for the code chip of a channel from the location counter FIFO memory one selects. Case a Clocksignal 36 for this channel is present, becomes the address incremented. The value at the output of the counter 34 corresponds to the address for the first Rome table 31. The corresponding code chip is picked out.

Simultaneous one becomes the address into the location counter FIFO memory 35 written.

With the next Oversamplingperiode Tos the made same procedure for the next channel. After n.Tos is the first channel the series.

The Clocksignal 36 for each channel becomes 40 generated in the code NCO. The operation of the code NCO 40 becomes in Fig. 4 explained. The code NCO generated for each channel a signal, which serves 36 as Clocksignal. The frequency of this signal is more adjustable by a control word Bi 92 for the ith channel. The word Bi 92 is a measure for the frequency of the generated code in the ith channel.

The code NCO 40 is realized as a first accumulator 41, which consists of a first summing up unit 42 and a first accumulator FIFO memory 43, whereby the output of the accumulator FIFO memory is one of the inputs of the first summing up unit 42. The other input receives the word Bi 92, which becomes selected with a code NCO multiplexer 44 from n memories 45 with the correction values.

With the Oversamplingtaktfrequenz fos the first accumulator FIFO memory 43 for the ith channel is selected. This value the word becomes Bi 92 of the respective channel added.

The MSB at the output of the first accumulator 41 serves 36 as Clocksignal for the generation of address.

The first accumulator FIFO memory 43 runs channel and time-synchronous with the location counter FIFO memory 35.

The resultant, narrow-band signal at the output of the code correlator 20 becomes the mixture with the copied carrier signals the n of channels a frequency correlator 110 supplied, which consists of a frequency NCO generator 50 and a SIN/COS generator 60. The frequency correlator is component of the inertial automatic control loop and its operation becomes by the Fig. 5 and 6 explained. In the frequency correlator 110 the input signal in the baseband down-mixed becomes. As output it supplies a Inphase (I) and a quadrature component (Q) of the signal.

Fig. a block diagram of the frequency NCO generator 50 shows 5. He works according to the same accumulator principle as the code NCO 40. The frequency NCO generator 50 consists 51 with a second summing up unit 52 and with a second accumulator FIFO memory 53, of several (n) memories 55, which store correction values Ai 91 for each channel and from a frequency NCO multiplexer 54 of a second accumulator, which connects the n through memory 55 cyclic with the clock frequency fos to the input of the second accumulator 51. The correction values Ai 91 are a measure for the frequency and phase errors between the copied carrier signal of the ith channel and the received signal of this channel. The correction values become kanalweise the second accumulator 51 supplied with the Oversamplingtaktfrequenz fos. There the value Ai 91 for the ith channel and the value of the second accumulator FIFO memory becomes 53 added for this channel. From the output value of the second summing up unit 52, which becomes again 53 written into the second accumulator FIFO memory, the four MSB become the formation of a word Ci 56 used, which forms the control signal of the SIN/COS generator 60.

In Fig. 6 is the SIN/COS generator 60 shown. Instead of a complex multiplier for the Herabmischung of the intermediate frequency, the multiplication in the multi-channel receiver according to invention becomes 61 replaced by an additional bit with the addressing of a second Rome table.

The second Rome table 61 contains the sine cosine values for reproduction of the carrier signals of the n of channels. The addressing of the second Rome table 61 on the one hand the word Ci becomes 56 from the second accumulator used, on the other hand one the current values of the Inphase and the quadrature component become 62 supplied for the ith channel than additional bits.

The outputs of the second Rome table 61 serve 63, which supply the Inphase and quadrature components Iout, Qout 64 of the signal at the output as inputs for summing up units. If the receiver no branch of quadrature in the analog part 10 in Fig. 1 contains, escapes the summing up units 63 and the half of the second Rome table 61.

In Fig. 7 is the structure according to invention of the values of the second Rome table 61 more near described.

The second Rome table 61 values with 4-bit word-wide, the one good approximation contain of the sine form make possible and therefore fewer harmonics in the output supply than a mixture with a square wave signal. Beyond that the values from the second Rome table 61 contain offset 71, whereby the values become nonnegative. That offset becomes a so selected that the smallest table code becomes straight zero. That offset ensures for the fact that with the subsequent processing only positive values must be summed. It can become late by the measurement values withdrawn.

The addressing of the second Rome table 61 and the generation of the Inphase and quadrature components Iout, Qout 64 for each channel take place with the Oversamplingtaktfrequenz fos. Thus, the signal for each sample with the carrier signals becomes all n of channels mixed. The mixture of the carrier signals in the inertial automatic control loop made channel and time-synchronous with the code mixture in the code automatic control loop.

At the output of the frequency correlator 110 two signals Iout, Qout 64 are available. They are always positive numbers and become in separate branches in the integration level 80, their block diagram Fig. , accumulated represents 8.

The integration level 80 consists of two identical branches 80A, 80B. Subsequent one becomes exemplary only the branch 80A described. The branch 80A of the integration level 80 contains a third accumulator 81, which works according to the same accumulator principle as first and the second accumulator. The third accumulator consists of a third summing up unit 82 and a third accumulator FIFO memory 83.

Further the branch 80A contains a demultiplexer 84, which passes the informations on, which belong to the different n channels of the integration level, in n different counters 85. Channels the transfers from the accumulators 81 for each channel count the n counter of 85 for n. Equidistant points of gate time the content of the counters in memories becomes 86 deposited. The digital signal processor 90 can access then all memories with a smaller clock frequency than the sampling frequency, in order to determine from it the correction values Ai 91 and Bi 92 for this point of gate time.

The third accumulator 81 in each branch 80A, 80B added those always positive values from the frequency correlator 110. The counters 85 are therefore realized as pure upward counters. In them will over 4000 values averaged, in order to obtain an increase of the signal to noise ratio. Instead of a 17-bit-breiten of third accumulator (the corresponding addition of over 4000 5-bit of values) the fact becomes exploited

that the values noisy which can be averaged are, in order to use one only 5-bit-breiten third accumulator 81, which rounds the result of the summation. Only the transfers of the addition for each channel become the downstream demultiplexer 84 forwarded.

The error in principle for each channel, who develops with the curvature of the sum, is remainder contents of the third accumulator FIFO memory 83 at present storing the content of the counters 85 in the memories 86.

The digital signal processor 90 receives the averaged values for the Inphase and the branch of quadrature for all n of channels. From this the correction values Ai 91 and Bi become 92 calculated. That offset from the values of the second Rome tables 61 becomes 90 withdrawn with the determination of the correction values in the digital signal processor.

The multi-channel receiver according to invention became described with the help of a concrete implementation. Other embodiments of the invention can be reconstructed by the skilled person from the claims.

# (51) Int. Cl.<sup>7</sup>:

H 04 B 1/69

H 04 L 27/00 H 04 J 13/00 G 01 S 5/02

19 BUNDESREPUBLIK **DEUTSCHLAND** 



**DEUTSCHES PATENT- UND MARKENAMT** 

## Patentschrift <sub>10</sub> DE 41 14 058 C 2

(21) Aktenzeichen:

P 41 14 058.3-35

Anmeldetag:

30. 4. 1991

**43** Offenlegungstag: 5.11.1992

Veröffentlichungstag

der Patenterteilung: 27. 11. 2003

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(73) Patentinhaber:

Alcatel SEL AG, 70435 Stuttgart, DE

(74) Vertreter:

Pohl, H., Dipl.-Ing., Pat.-Ass., 70188 Stuttgart

② Erfinder:

Wolf, Michael, Dipl.-Ing., 7070 Schwäbisch Gmünd, DE; Vogel, Dietmar, Dipl.-Ing., 7015 Korntal-Münchingen, DE; Brocke, Karl, Dipl.-Ing., 7140 Ludwigsburg, DE

(66) Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

> DE 31 31 185 A1 US 48 41 544

## Mehrkanalempfänger für bandgespreizte Signale

Mehrkanalempfänger für bandgespreizte Signale mit einem Mischer (13) zur Umsetzung des Signals auf eine Zwischenfrequenzlage (ZF),

einem A/D-Wandler (14) zur Erzeugung einer quantisierten Folge von Abtastwerten mit einer Abtastperiode Te einem Koderegelkreis zur Rückgewinnung von n PRN-Kodes aus dem quantisierten Signal,


einem Trägerregelkreis zur Rückgewinnung von n Trägersignalen, wobei Quadraturkomponenten Iout, Qout (64) entstehen,

einer Integrationsstufe (80) zur Verarbeitung der Quadraturkomponenten Iout, Qout (64),

einem Signalprozessor (90) zur Berechnung von Korrekturwerten für den Koderegelkreis und für den Trägerregelkreis,

einem Taktfrequenzgenerator zur Erzeugung von unterschiedlichen Taktfrequenzen,

dadurch gekennzeichnet, dass die Korrelation eines jeden Abtastwertes mit den im Koderegelkreis nachgebildeten Kodes aller n Kanäle und die Korrelation eines jeden Abtastwertes mit den im Trägerregelkreis nachgebildeten Trägersignalen aller n Kanäle innerhalb der Abtastperiode Ts erfolgt, wobei der Koderegelkreis einen Kode-Korrelator (20), einen Kode-Generator (30) und einen Kode-NCO (40) (Numerical Control Oscillator) und der Trägerregelkreis einen Frequenz-NCO-Generator (50) und einen SIN/ COS-Generator (60) enthält.



### Beschreibung

[0001] Die Erfindung geht von einem Empfänger für bandgespreizte Signale aus. Bandgespreizte Signale sind Signale, bei denen ein hochfrequenter Träger mit einem 5 pseudo-statistischen Kode (nachfolgend PRN-Kode genannt) kodiert ist. Dieser Kode zur Spektrumspreizung ist mit einem Modulationssignal, das zur Datenübertragung dient, moduliert. Das Modulationssignal ist häufig ebenfalls ein digitales Signal. In diesem Fall ist also einem ersten digitalen Signal – dem PRN-Kode – zur Datenübertragung ein weiteres digitales Signal überlagert. Die Taktfrequenz für die beiden digitalen Signale ist im allgemeinen sehr unterschiedlich

[0002] Empfänger für bandgespreizte Signale müssen so 15 ausgelegt sein, dass sie die zu empfangenden Signale auch dann aufnehmen können, wenn diese stark verrauscht sind oder sogar im Rauschen untergehen. Das empfangene Signal wird demoduliert, indem das modulierte bandgespreizte Signal im Empfänger mit zeitlich koinzidenten 20 Nachbildungen des Trägersignales und des PRN-Kodes multipliziert wird.

[0003] Die Nachbildung des Trägersignals und des PRN-Kodes geschieht in schmalbandigen Regelkreisen, um möglichst wenig Rauschen zu erhalten.

[0004] Aus der DE 31 31 185 A1 ist ein Empfänger für pseudozufällig phasenmodulierte Signale bekannt, bei dem eine kombinierte Kode- und Trägerphasenregelung vorgesehen ist. Dabei wird davon ausgegangen, dass es einen festen Zusammenhang zwischen der Taktfrequenz der Pseudozufallsfolge und der Trägerfrequenz auf der Empfängeseite gibt.

[0005] Systeme, bei denen bandgespreizte Signale verwendet werden, sind beispielsweise das GPS-Navigationssystem und das GLONASS-Navigationssystem.

[0006] Aus den Phasenverschiebungen zwischen den empfangenen Signalen von mindestens vier Sendern und den gespeicherten PRN-Kodes dieser Sender kann einerseits die gemeinsame Systemzeit und andererseits die Position des Empfängers hochgenau bestimmt werden.

[0007] Zum Empfang von mehreren Satellitensignalen kann ein Empfänger eingesetzt werden, der n Kanäle gleichzeitig empfängt, indem die Hardware n-mal aufgebaut wird. Bei dieser Art von Empfängern bleiben die Regelkreise eingerastet, nachdem das Signal akquiriert wurde. Es findet eine kontinuierliche Verfolgung der Signale aller Kanäle statt, weswegen keine Signalverluste im Empfänger auftreten. Der Nachteil dieses Empfängers liegt in der aufwendigen und kostenintensiven Hardware. Außerdem entstehen Fehler durch Abweichungen der als identisch angenomme- 50 nen Bauteile verschiedener Empfangskanäle. Nachfolgend wird diese Art von Empfänger "Parallelempfänger" genannt.

[0008] Eine Einfache und kostengünstige Möglichkeit, mehrere Kanäle mit einem einmaligen Hardwareaufwand zu 55 empfangen, besteht darin, die Signale mehrerer Satelliten sequentiell mit einem einkanaligen Empfänger zu empfangen. Dieser Empfänger empfängt eine bestimmte Zeit das Signal eines Satelliten, schaltet aber dann auf das nächste Satellitensignal um, das neu akquiriert werden muß, während das alte Signal verlorengeht.

[0009] Die lange Akquisitionszeit wegen der langsamen Regelung der schmalbandigen Regelkreise und damit verbundene Verschlechterung der Meßergebnisse werden vermieden, indem man "Fast-scan"-Empfänger einsetzt. Diese 65 Art von Empfänger schaltet mit einer größeren Umschaltfrequenz zwischen den Signalen der einzelnen Satelliten um, als die Bandbreite der Regelkreise beträgt. Dadurch bleiben

die Regelkreise für das Kodesignal und für das Trägersignal stets eingerastet, obwohl einer von n Kanälen nur für ein ntel der Gesamtzeit sein Empfangssignal erhält.

[0010] Insbesondere bei einem Empfänger mit digitaler Signalverarbeitung ist es möglich, die digitalen Werte für jeden empfangenen Kanal, auf die jederzeit schnell zugegriffen werden kann, in einem Speicher zu speichern. Das erfordert den Einsatz von Multiplexern und eines digitalen Signalprozessors. Dabei sind alle Empfängerteile, bis auf die Mittel für den Signalempfang und für die Herabmischung in eine Zwischenfrequenzlage, in digitaler Weise realisiert.

[0011] Ein solcher Empfänger für das GPS-Navigationssystem ist aus der US 4 841 544 bekannt.

[0012] Es wird darin ein Empfänger beschrieben, der einen für alle Kanäle gemeinsamen, analogen Empfängerteil enthält. Die nachfolgenden digitalen Signalverarbeitungsschaltkreise arbeiten als einkanaliger sequentieller Empfänger oder bevorzugt nach dem "Fast-scan"-Prinzip, wobei die digitalen Signale von jedem Kanal im Speicher gespeichert werden.

[0013] Der Nachteil dieses Empfängers liegt in den, im Vergleich zum Parallelempfänger, verschlechterten Signal/Rausch-Verhältnissen für jeden einzelnen empfangenen Kanal. Dies ergibt sich aus der Tatsache, daß bei n empfangenen Kanälen nur jeder n-te Zeitschlitz in einem Kanal verarbeitet wird. Dadurch ergeben sich Signalverluste.

[0014] Aufgabe der Erfindung ist es, einen Mehrkanal-Empfänger für bandgespreizte Signale anzugeben, bei dem die Signalverluste für jeden empfangenen Kanal verringert werden.

[0015] Die Lösung dieser Aufgabe erfolgt mit einem Mehrkanalempfänger nach der Lehre des Hauptanspruchs. Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

35 [0016] Die Vorteile des erfindungsgemäßen Mehrkanalempfängers liegen darin, daß im Vergleich zu einem Einkanalempfänger mehrere (n) Kanäle gleichzeitig empfangen werden ohne großen zusätzlichen Hardwareaufwand. Die Signalqualität entspricht dagegen der Qualität eines Parallelempfängers. Das ergibt sich aus einem Oversamplingverfahren, bei dem jeder Abtastwert im Multiplex-Verfahren mit n PRN-Kodes und mit n Trägersignalen (entsprechend den n Kanälen) korreliert und gemischt wird, bevor der nächste Abtastwert vorliegt. Für jeden Kanal liegt demnach ein Meßwert nach jedem Abtastwert vor, wodurch die Signal/Rausch-Verhältnisse im Vergleich zu einem sequentiellen Empfänger verbessert werden.

[0017] Ein weiterer Vorteil des erfindungsgemäßen Empfängers besteht in der Tatsache, daß er als Empfänger für Signale des GPS-Navigationssystemes und des GLONASS-Navigationssystemes eingesetzt werden kann.

[0018] Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnungen beschrieben und näher erläutert. Es zeigen:

[0019] Fig. 1 vereinfachtes Blockschaltbild eines Empfängers für bandgespreizte Signale,

[0020] Fig. 2 Blockschaltbild des Kode-Korrelators,

[0021] Fig. 3 Blockschaltbild des Kode-Generators,

[0022] Fig. 4 Blockschaltbild des Kode-NCO,

[0023] Fig. 5 Blockschaltbild des Frequenz-Korrelators,

[0024] Fig. 6 Blockschaltbild des SIN/COS-Generators,

[0025] Fig. 7 Aufbau der zweiten ROM-Tabelle,

[0026] Fig. 8 Blockschaltbild der Integrationsstufe.

[0027] In Fig. 1 ist ein vereinfachtes Blockschaltbild eines erfindungsgemäßen Empfängers dargestellt. Das von einer Antenne 11 kommende Signal gelangt über eine Aufbereitungseinheit 12 zu einem Mischer 13, wo eine Umsetzung des Signals in eine Zwischenfrequenzlage erfolgt. Das ZF-

3

Signal wird dann in einem A/D-Wandler 14 quantisiert und mit einer Abtastfrequenz fs abgetastet.

[0028] Im ZF-Teil kann der Empfänger mit oder ohne Quadraturzweig realisiert werden. Dementsprechend liegen entweder zwei Signalzweige (I- und Q-Anteil) oder nur ein Signalzweig zur digitalen Weiterverarbeitung vor. Beispielhaft werden bei der Beschreibung zwei Zweige angenommen.

[0029] Um die Verarbeitung des Signals in n Kanälen durchzuführen, ohne die Hardware n-mal aufzubauen, wird der Abtastwert in einem Latch 15 während der Zeit  $T_s$  (Abtastperiode) zwischengespeichert. In dieser Zeit wird der Abtastwert nach dem Oversamplingverfahren mit allen n Kodes und mit allen n Trägersignalen gemischt, bevor der nächste Abtastwert zwischengespeichert wird.

[0030] Die Mischungen erfolgen in einem Koderegelkreis, der einen Kode-Korrelator 20, einen Kode-Generator 30 und einen Kode-NCO 40 enthält und in einem Trägerregelkreis, der einen Frequenz-NCO-Generator 50 und einen SIN/COS-Generator 60 enthält. Der Frequenz-NCO-Generator und der SIN/COS-Generator bilden zusammen den Frequenz-Korrelator 110.

[0031] Nach den Mischungen stehen die Quadraturkomponenten  $I_{out}$ ,  $Q_{out}$  zur Verfügung. Diese werden in einer Integrationsstufe 80 weiterverarbeitet, bevor sie zu einem digitalen Signalprozessor 90 gelangen, der daraus Korrekturwerte  $A_i$  91 für den Trägerregelkreis und Korrekturwerte  $B_i$  92 für den Koderegelkreis berechnet. Eine zusätzliche Einheit 100 erzeugt die verschiedenen, notwendigen Taktfrequenzen für die verschiedenen Einheiten.

[0032] Im folgenden wird die Arbeitsweise des erfindungsgemäßen Mehrkanalempfängers näher erläutert; der PRN-Kode wird dabei nachfolgend nur noch Kode genannt. [0033] Zur Entspreizung des bandgespreizten Signals wird das Signal in einem Kode-Korrelator 20 mit n Kodes in 35 der Zeit T<sub>s</sub> kanalweise und zeitlich seriell gemischt. Fig. 2 zeigt den Aufbau eines Kode-Korrelators. Der Kode-Korrelator arbeitet nach dem Dither-Loop-Prinzip, bei dem Signale aus einem Early- und einem Late-Zweig zur Ermittlung des Kodephasenfehlers notwendig sind. Early- und 40 Late-Kode können an einem Schieberegister 21 abgegriffen werden. Ein Multiplexer 22 wählt den gewünschten Kode-Chip.

[0034] Mit einer Oversamplingtaktfrequenz  $f_{os}$ , die n-mal größer ist als die Abtastfrequenz  $f_{s}$ , wird der gespeicherte 45 Abtastwert mit einem Kode-Chip eines ersten Kanals multipliziert. Bei einer Quantisierung von 1 Bit kann die Multipliziereinheit 23 durch ein EXOR-Gatter realisiert werden. Nach der Oversamplingperiode  $T_{os}=1$ /los erfolgt die Multiplikation des gespeicherten Abtastwertes mit einem Kode-Chip des nächsten Kanals. Nach der Zeit n $\cdot$   $T_{os}$  ist wieder der erste Kanal an der Reihe. Da aber in dieser Zeit ein neuer Abtastwert vorliegt, wird der Kode-Chip für den ersten Kanal mit dem neuen Abtastwert multipliziert. Durch den Kode-Korrelator werden die empfangenen Signale auf die 55 Bandbreite komprimiert, die sie vor der Kodespreizung hatten.

[0035] Die Erzeugung der Kode-Chips für die n Kanäle erfolgt in dem Kode-Generator 30 und wird anhand von Fig.

[0036] Die Kodes aller zu empfangenden Satelliten sind in einer ersten ROM-Tabelle 31 gespeichert. Die erste ROM Tabelle enthält sowohl die ersten Kodes für Satelliten des GPS-Navigationssystems, als auch den Kode für Satelliten des GLONASS-Navigationssystems. Bei der Adressierung 65 der ersten ROM-Tabelle wird die Wahl des Navigationssystems getroffen. Zur Adressierung der ersten ROM-Tabelle 31 müssen eine Adresse für die Kodenummer und eine

4

zweite Adresse für den Kode-Chip erzeugt werden. Die Adressengenerierung für die Kodenummer erfolgt mit einem Multiplexer 32. Mit der Taktfrequenz fos wählt der Multiplexer 32 die Adresse aus einem der n Speicher 33 mit den Adressen der Kodenummern der Satelliten, die aktuell empfangen werden, aus.

[0037] Die Adressengenerierung für den Kode-Chip erfolgt mit einem ladbaren Zähler 34 und einem Adreßzähler-FIFO-Speicher 35, die mit der Taktfrequenz  $f_{os}$  getaktet werden.

[0038] Während einer Oversamplingperiode Tos wird die Adresse für den Kode-Chip eines Kanals aus dem Adreßzähler-FIFO-Speicher ausgelesen. Falls ein Clocksignal 36 für diesen Kanal vorliegt, wird die Adresse inkrennentiert. Der Wert am Ausgang des Zählers 34 entspricht der Adresse für die erste ROM-Tabelle 31. Der entsprechende Kode-Chip wird ausgelesen.

[0039] Gleichzeitig wird die Adresse in den Adreßzähler-FIFO-Speicher 35 geschrieben.

[0040] Mit der nächsten Oversamplingperiode  $T_{os}$  erfolgt der gleiche Vorgang für den nächsten Kanal. Nach  $n \cdot T_{os}$  ist der erste Kanal wieder an der Reihe.

[0041] Das Clocksignal 36 für jeden Kanal wird in dem Kode-NCO 40 erzeugt. Die Arbeitsweise des Kode-NCO 40 wird in Fig. 4 erklärt. Der Kode-NCO erzeugt für jeden Kanal ein Signal, das als Clocksignal 36 dient. Die Frequenz dieses Signales ist durch ein Steuerwort B<sub>i</sub> 92 für den i-ten Kanal einstellbar. Das Wort B<sub>i</sub> 92 ist ein Maß für die Frequenz des erzeugten Kodes im i-ten Kanal.

[0042] Der Kode-NCO 40 ist realisiert als ein erster Akkumulator 41, der aus einer ersten Summiereinheit 42 und einem ersten Akkumulator-FIFO-Speicher 43 besteht, wobei der Ausgang des Akkumulator-FIFO-Speichers einer der Eingänge der ersten Summiereinheit 42 ist. Der andere Eingang erhält das Wort B<sub>i</sub> 92, das mit einem Kode-NCO-Multiplexer 44 aus n Speichern 45 mit den Korrekturwerten ausgewählt wird.

[0043] Mit der Oversamplingtaktfrequenz fos wird der erste Akkumulator-FIFO-Speicher 43 für den i-ten Kanal ausgelesen. Zu diesem Wert wird das Wort B<sub>i</sub> 92 des jeweiligen Kanals addiert.

[0044] Das MSB am Ausgang des ersten Akkumulators 41 dient als Clocksignal 36 zur Adressengenerierung.

[0045] Der erste Akkumulator-FIFO-Speicher 43 läuft kanal- und zeitsynchron mit dem Adreßzähler-FIFO-Speicher 35.

[0046] Das entstehende, schmalbandige Signal am Ausgang des Kode-Korrelators 20 wird zur Mischung mit den nachgebildeten Trägersignalen der n Kanäle einem Frequenz-Korrelator 110 zugeführt, der aus einem Frequenz-NCO-Generator 50 und einem SIN/COS-Generator 60 besteht. Der Frequenz-Korrelator selbst ist Bestandteil des Trägerregelkreises und seine Funktionsweise wird mit Hilfe von den Fig. 5 und 6 erklärt. Im Frequenz-Korrelator 110 wird das Eingangssignal im Basisband herabgemischt. Als Ausgangssignal liefert er eine Inphase- (I) und eine Quadraturkomponente (Q) des Signals.

[0047] Fig. 5 zeigt ein Blockschaltbild des Frequenz-NCO-Generators 50. Er arbeitet nach dem gleichen Akkumulatorprinzip wie der Kode-NCO 40. Der Frequenz-NCO-Generator 50 besteht aus einem zweiten Akkumulator 51 mit einer zweiten Summiereinheit 52 und mit einem zweiten Akkumulator-FIFO-Speicher 53, aus mehreren (n) Speichern 55, die Korrekturwerte A<sub>i</sub> 91 für jeden Kanal speichern und aus einem Frequenz-NCO-Multiplexer 54, der mit der Taktfrequenz f<sub>os</sub> die n Speicher 55 zyklisch zu dem Eingang des zweiten Akkumulators 51 durchschaltet. Die Korrekturwerte A<sub>i</sub> 91 sind ein Maß für die Frequenz- und

Phasenfehler zwischen dem nachgebildeten Trägersignal des i-ten Kanals und dem empfangenen Signal dieses Kanals. Die Korrekturwerte werden mit der Oversamplingtaktfrequenz  $f_{os}$  kanalweise dem zweiten Akkumulator 51 zugeführt. Dort wird der Wert  $A_i$  91 für den i-ten Kanal und der Wert des zweiten Akkumulator-FIFO-Speichers 53 für diesen Kanal addiert. Aus dem Ausgangswert der zweiten Summiereinheit 52, der wieder in den zweiten Akkumulator-FIFO-Speicher 53 geschrieben wird, werden die vier MSB zur Bildung eines Wortes  $C_i$  56 benutzt, welches das  $^{10}$  Steuersignal des SIN/COS-Generators 60 bildet.

[0048] In Fig. 6 ist der SIN/COS-Generator 60 dargestellt. Statt eines komplexen Multiplizierers für die Herabmischung der Zwischenfrequenz, wird die Multiplikation im erfindungsgemäßen Mehrkanalempfänger durch ein zusätz- 15 liches Bit bei der Adressierung von einer zweiten ROM-Tabelle 61 ersetzt.

[0049] Die zweite ROM-Tabelle 61 enthält die Sinus-Kosinuswerte zur Nachbildung der Trägersignale der n Kanäle. Zur Adressierung der zweiten ROM-Tabelle 61 wird einer 20 seits das Wort  $C_i$  56 aus dem zweiten Akkumulator benutzt, andererseits werden die aktuellen Werte der Inphase- und der Quadraturkomponente 62 für den i-ten Kanal als zusätzliche Bits zugeführt.

[0050] Die Ausgänge der zweiten ROM-Tabelle 61 dienen 25 als Eingänge für Summiereinheiten 63, welche die Inphaseund Quadraturkomponenten I<sub>out</sub>, Q<sub>out</sub> 64 des Signals am Ausgang liefern. Wenn der Empfänger keinen Quadraturzweig im Analogteil 10 in Fig. 1 enthält, entfallen die Summiereinheiten 63 und die Hälfte der zweiten ROM-Tabelle 30 61.

[0051] In Fig. 7 ist der erfindungsgemäße Aufbau der Werte der zweiten ROM-Tabelle 61 näher beschrieben.

[0052] Die zweite ROM-Tabelle 61 enthalten Werte mit 4-bit-Wortbreite, die eine gute Näherung der Sinusform ermöglichen und deshalb weniger Oberwellen im Ausgangssignal liefern als eine Mischung mit einem Rechtecksignal. Darüber hinaus enthalten die Werte aus der zweiten ROM-Tabelle 61 einen Offset 71, wodurch die Werte nichtnegativ werden. Der Offset wird so gewählt, daß der kleinste Tabellenwert gerade null wird. Der Offset sorgt dafür, daß bei der nachfolgenden Verarbeitung nur positive Werte aufsummiert werden müssen. Er kann später von den Meßwerten abgezogen werden.

[0053] Die Adressierung der zweiten ROM-Tabelle 61 45 und die Erzeugung der Inphase- und Quadraturkomponenten I<sub>out</sub>, Q<sub>out</sub> 64 für jeden Kanal erfolgen mit der Oversamplingtaktfrequenz I<sub>os</sub>. Dadurch wird, das Signal für jeden Abtastwert mit den Trägersignalen aller n Kanäle gemischt. Die Mischung der Trägersignale im Trägerregelkreis erfolgt kanal- und zeitsynchron mit der Kodemischung im Koderegelkreis.

[0054] Am Ausgang des Frequenz-Korrelators 110 stehen zwei Signale I<sub>out</sub>, Q<sub>out</sub> 64 zur Verfügung. Sie sind stets positive Zahlen und werden in getrennten Zweigen in der Intesgrationsstufe 80, deren Blockschaltbild Fig. 8 darstellt, akkumuliert.

[0055] Die Integrationsstufe 80 besteht aus zwei identischen Zweigen 80A, 80B. Nachfolgend wird exemplarisch nur der Zweig 80A beschrieben. Der Zweig 80A der Integrationsstufe 80 enthält einen dritten Akkumulator 81, der nach dem gleichen Akkumulatorprinzip arbeitet wie der erste und der zweite Akkumulator. Der dritte Akkumulator besteht aus einer dritten Summiereinheit 82 und einem dritten Akkumulator-FIFO-Speicher 83.

[0056] Weiterhin enthält der Zweig 80A der Integrationsstufe einen Demultiplexer 84, der die Informationen, die zu den verschiedenen n Kanälen gehören, in n verschiedene

Zähler **85** weiterleitet. Die n Zähler **85** für n Kanäle zählen die Überträge aus den Akkumulatoren **81** für jeden Kanal. Zu äquidistanten Meßzeitpunkten wird der Inhalt der Zähler in Speichern **86** abgelegt. Der digitale Signalprozessor **90** 

5 kann dann auf alle Speicher mit einer kleineren Taktfrequenz als die Abtastfrequenz zugreifen, um daraus die Korrekturwerte A<sub>i</sub> 91 und B<sub>i</sub> 92 für diesen Meßzeitpunkt zu bestimmen.

[0057] Der dritte Akkumulator 81 in jedem Zweig 80A, 80B addiert die stets positiven Werte aus dem Frequenz-Korrelator 110. Die Zähler 85 sind deswegen als reine Aufwärtszähler realisiert. In ihnen werden über 4000 Werte gemittelt, um eine Erhöhung des Signal-Ransch-Verhältnisses zu erzielen. Statt eines 17-bit-breiten dritten Akkumulators (entsprechend der Addition von über 4000 5-bit Werte) wird die Tatsache ausgenutzt, daß die zu mittelnden Werte verrauscht sind, um einen nur 5-bit-breiten dritten Akkumulator 81 einzusetzen, der das Ergebnis der Summation rundet. Nur die Überträge der Addition für jeden Kanal werden dem nachgeschalteten Demultiplexer 84 weitergeleitet.

[0058] Der prinzipielle Fehler für jeden Kanal, der bei der Rundung der Summe entsteht, ist der Restinhalt des dritten Akkumulator-FIFO-Speichers 83 zur Zeit des Abspeicherns des Inhaltes der Zähler 85 in den Speichern 86.

[0059] Der digitale Signalprozessor 90 erhält die gemittelten Werte für den Inphase- und den Quadraturzweig für alle n Kanäle. Daraus werden die Korrekturwerte A<sub>i</sub> 91 und B<sub>i</sub> 92 errechnet. Der Offset aus den Werten der zweiten ROM-Tabellen 61 wird bei der Bestimmung der Korrekturwerte im digitalen Signalprozessor 90 abgezogen.

[0060] Der erfindungsgemäße Mehrkanalempfänger wurde mit Hilfe einer konkreten Realisierung beschrieben. Weitere Ausgestaltungen der Erfindung können vom Fachmann aus den Ansprüchen nachvollzogen werden.

## Patentansprüche

Mehrkanalempfänger für bandgespreizte Signale mit

einem Mischer (13) zur Umsetzung des Signals auf eine Zwischenfrequenzlage (ZF),

einem A/D-Wandler (14) zur Erzeugung einer quantisierten Folge von Abtastwerten mit einer Abtastperiode T.

einem Koderegelkreis zur Rückgewinnung von n PRN-Kodes aus dem quantisierten Signal,

einem Trägerregelkreis zur Rückgewinnung von n Trägersignalen, wobei Quadraturkomponenten I<sub>out</sub>, Q<sub>out</sub> (64) entstehen,

einer Integrationsstufe (80) zur Verarbeitung der Quadraturkomponenten  $I_{out}$ ,  $Q_{out}$  (64),

einem Signalprozessor (90) zur Berechnung von Korrekturwerten für den Koderegelkreis und für den Trägerregelkreis,

einem Taktfrequenzgenerator zur Erzeugung von unterschiedlichen Taktfrequenzen,

dadurch gekennzeichnet, dass die Korrelation eines jeden Abtastwertes mit den im Koderegelkreis nachgebildeten Kodes aller n Kanäle und die Korrelation eines jeden Abtastwertes mit den im Trägerregelkreis nachgebildeten Trägersignalen aller n Kanäle innerhalb der Abtastperiode Ts erfolgt, wobei der Koderegelkreis einen Kode-Korrelator (20), einen Kode-Generator (30) und einen Kode-NCO (40) (Numerical Control Oscillator) und der Trägerregelkreis einen Frequenz-NCO-Generator (50) und einen SIN/COS-Generator (60) enthält,

2. Mehrkanalempfänger nach Anspruch 1, dadurch ge-

kennzeichnet, dass die Integrationsstufe (80) aus mehreren Akkumulatoren (81), mehreren Demultiplexern (84), Zählern (85) und

Speichern (86) besteht.

- 3. Mehrkanalempfänger nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Kode-Korrelator (20), der mit einer Taktfrequenz fos getaktet wird, die ein ganzes Vielfaches der Abtastfrequenz ist, zur Ermittlung des Kodephasenfehlers nach 10 dem Dither-Loop-Prinzip arbeitet.
- 4. Mehrkanalempfänger nach einem der vorangegangenen Ansprüche, gekennzeichnet durch einen Kode-NCO (40), der einen ersten Akkumulator (41) enthält, der Korrekturwerte B<sub>i</sub> (92) speichert und Clocksignale 15 (36) zur Adressierung einer ersten ROM-Tabelle (31) im Kode-Generator (30) ausgibt.
- 5. Mehrkanalempfänger nach einem der vorangegangenen Ansprüche, gekennzeichnet durch einen Frequenz-NCO-Generator (50), der einen zweiten Akkumulator (51) enthält, der Korrekturwerte  $A_i$  (91) speichert und ein Wort  $C_i$  (56) zur Adressierung einer zweiten ROM-Tabelle (61) im SIN/COS-Generator (60) ausgibt.
- 6. Mehrkanalempfänger nach Anspruch 5, gekennzeichnet durch einen Offset (71) in der zweiten ROM-Tabelle (61), durch den alle Werte nichtnegativ sind.
  7. Mehrkanalempfänger nach Anspruch 2, dadurch gekennzeichnet, dass die Zähler (85) für jeden Kanal nur Überträge aus den Akkumulatoren (81) zählen.
- 8. Mehrkanalempfänger nach Anspruch 2 oder 7, dadurch gekennzeichnet, dass der Inhalt der Zähler (85) mit einer kleineren Frequenz als die Abtastfrequenz in den Speichern (86) gleichzeitig gespeichert wird.
- 9. Mehrkanalempfänger mit einem Akkumulator nach 35 den Ansprüchen 2, 4 oder 5, dadurch gekennzeichnet, dass der Akkumulator aus einer Summiereinheit und einem FIFO-Speicher besteht, wobei der Ausgang des FIFO-Speichers einer der Eingänge der Summiereinheit ist.
- 10. Mehrkanalempfänger für bandgespreizte Signale nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass er sowohl Signale aus Sendern eines GPS-Navigationssystems als auch Signale aus Sendern eines GLONASS-Navigationssystems empfangen und bearbeiten kann, indem die Kodes beider Navigationssysteme in der ersten ROM-Tabelle (31) gespeichert und aus ihr ausgelesen werden.

Hierzu 6 Seite(n) Zeichnungen

50


55

60

- Leerseite -


Veröffentlichungstag:


**DE 41 14 058 C2 H 04 B 1/69**27. November 2003



Veröffentlichungstag:


DE 41 14 058 C2 H 04 B 1/69





Veröffentlichungstag:


DE 41 14 058 C2 H 04 B 1/69



Nummer: Int. Cl.7:

Veröffentlichungstag:

DE 41 14 058 C2 H 04 B 1/69



Veröffentlichungstag:

DE 41 14 058 C2 H 04 B 1/69

